《科創(chuàng)板日報》6月17日訊（編輯 朱凌）AI熱潮將先進封裝推向臺前。

人工智能需要越來越快的芯片，但隨著芯片尺寸接近原子級，進一步縮小芯片的成本越來越高。而將不同的芯片緊密集成在一個封裝中，可以減少數(shù)據(jù)傳輸時間和能耗。

《韓國經濟日報》援引三星電子公司和消息人士的話稱，三星電子將在年內推出高帶寬內存（HBM）的3D封裝服務，計劃明年推出的第六代HBM芯片HBM4將采用這種封裝方式。

就在兩周前，黃仁勛宣布下一代AI平臺Rubin將集成HBM4內存，預計于2026年發(fā)布。

垂直堆疊

三星這項被稱為SAINT-D的最新封裝技術是在邏輯芯片上垂直堆疊HBM芯片，以進一步加快數(shù)據(jù)學習和推理處理速度。

目前，HBM芯片通過硅中間層在2.5D封裝技術下與邏輯芯片水平連接。

相比之下，3D封裝不需要硅中間層，也不需要在芯片之間放置一個薄基板，就能使它們通信并協(xié)同工作。

由于AI芯片封裝需要整合不同類型的芯片，往往芯片代工廠需要與其他芯片制造商合作設計封裝。

而三星可提供HBM 3D封裝的一攬子解決方案，即三星先進封裝團隊把內存業(yè)務部門生產的HBM芯片與代工部門組裝的邏輯芯片進行垂直堆疊封裝。

三星電子高管表示，3D封裝降低了功耗和處理延遲，提高了半導體芯片的電信號質量。

HBM4爭奪戰(zhàn)白熱化

值得注意的是，三星的HBM3E內存目前仍未正式通過英偉達的測試，仍需進一步驗證。而美光和SK海力士已在2024年初通過了英偉達的驗證，并獲得了訂單。

即將推出HBM的3D封裝服務意味著三星加快研發(fā)腳步，爭取縮小與SK海力士在HBM4的差距。

事實上，HBM4爭奪戰(zhàn)早已打響。去年11月就有消息稱，SK海力士正與英偉達聯(lián)合討論與三星方案類似的HBM4“顛覆性”集成方式。今年4月，SK海力士與臺積電簽署戰(zhàn)略結盟協(xié)議，強化生產HBM芯片與先進封裝技術的能力。而臺積電的CoWoS技術一直在先進封裝中處于領先地位。

另據(jù)業(yè)內人士透露，SK海力士正在擴產其第5代1b DRAM，以應對HBM及DDR5 DRAM需求增加。

此外，美光也正在追趕，etnews援引業(yè)內人士的話稱，美光正在研發(fā)的下一代HBM在功耗方面比SK海力士和三星電子更具優(yōu)勢。

市場研究機構TrendForce集邦咨詢預測，隨著對低功耗、高性能芯片的需求不斷增長，HBM在DRAM市場的份額將從2024年的21%增至2025年的30%。

摩根士丹利預計，到2027年，先進封裝收入占全球半導體收入的比例將達到13%，而2023年的這一比例為9%。

MGI Research預測，到2032年，包括3D封裝在內的先進封裝市場規(guī)模將增長至800億美元，而2023年為345億美元。